仿真模型基本上是按照实际尺寸来建立的，
安捷伦4395A网络分析仪做的测试（最高工作频率500M），
结果见图片，有很明显的不同，实测在450M时，出现了拐点，
我目前还说不清楚原因，不知道是模型建的有差别还是实测时未加屏蔽导致的，
还是有其他原因，希望资深工程师帮看看！
PCB板的材料一般都要了解相关参数的，比如介电，损耗角，这些是常识，有机会做板子你可以联系我，qq:1540793439
做了进一步的仿真，提高扫频范围从5M1G，发现同样的模型，会在600M左右才出现拐点，可实测为什么在450M左右就出现了呢？
可能原因:
1. 仿真沒有計入 SMA connector 的效應。
2. 仿真介質的介電係數與實際 PCB 不同，或銅厚不同。
3. Solder mask 未計入。
1、你建议看11版的Fullbook，当时在网上搜过，可是没搜到，后来忙于别的事，
忘了，汗，可否提供个连接或共享下啊？
2、关于这个，我检查过模型，介电常数=4.7，Gnd=0.2mm，
走线T=0.02mm，是一样的！
3、不知道honejing做成功的试验，是加了阻焊层还是没加啊？
网站上相对而言要方便些，因为大家的时间不同，不会经常在的
发表一下个人观点：
1。 如果S31是一个必须通过设计达到得指标，那么它应该有指标要求，比如 HFSS11 Full book壇子裡面有，我也忘了在哪裡，是否可以請00d44總壇主幫忙找一下 ?
2、关于这个，我检查过模型，介电常数=4.7，Gnd=0.2mm，
走线T=0.02mm，是一样的！
==>你沒有看懂我的回答， Er = 4.7 ？若是一般的 FR4 材質的PCB ,通常4.3左右。請檢查是否一致。
3.近端串擾拐点的出现在 1/2 波長的頻點，仔細參閱你做實驗這篇論文，有詳細的說明。提示想通了就是你的，我直接講答案，明天你就忘了。
4. 阻焊层的厚度會影響波速，所以拐点也會因此有所影響。
TO honejing:
2、发出去加工的PCB，设定的Er = 4.7，你的意思是说加工回来的不是4.7？
如果不是4.7的话，那怎么实际量测PCB的介电常数事多少呢？
（另附：仿真将Er = 4.3，我也试过了，曲线效果没怎么变化）
3、忘了说件事，我实测的是还没有加via fence的结果图！
to:llqs123
若是你確定 Er = 4.7，那就好，只要模擬與實際一樣，一點一點排除可能的不同。至於會不會有可能製造商沒有依照你的條件做，可能用 TDR 量一下跡線特性阻抗做初步判斷。
SMA 接頭會有影響，設法在 VNA 量測做Open/Short/through校正時，多 K 掉一個街頭的試試看拐點的變化。
一般而言，只要你確
声明：网友回复良莠不齐，仅供参考。如需更专业、系统的学习HFSS，可以购买本站资深专家讲授的HFSS视频培训课程。
