图3 是example中的一个图。该怎么解决啊？
看来是导入的时候出问题了，对这个也没有太好的解决办法，只能导入到CST以后再处理。
但是我以前导入没出现过这个问题唉。
恩，试了几次不同的覆铜和地plane都不行，在单个过孔处显示为短路。pcbs的layout check中出现层叠overlap。等着在试试其他方法。
在同一层中过孔有导线连着则导入没问题，就是单个过孔有问题。
那看来是软件问题了，如果确认是bug，不妨邮件给CST中国，看他们是否对此bug感兴趣，呵呵。
声明：网友回复良莠不齐，仅供参考。如需更专业系统地学习CST，可以购买资深专家讲授的CST最新视频培训课程。
