schematic window下的仿真结果
layout window下的仿真结果
因为前者太理想化忽略了很多边界条件
能具体讲讲需要注意那些边界条件呢？在schematic window下我关注了substrate的Er和厚度，其他的值我看它有缺省值，就没有设置。
比如说在MOMENTUM里会有边缘耦合电容，在电路图里是没有的。还有很多，我知道的也浅，说不上来
好的，谢谢楼上的
声明：网友回复良莠不齐，仅供参考。如需更专业系统地学习ADS，可以购买资深专家讲授的ADS最新视频培训课程。
